int. Ct.: G 06 f, 7/38

BUNDESREPUBLIK DEUTSCHLAND

Deutsche KI.: 42 m3, 7/38

(B)	Offenlegu	ingsschrift 1962725
®	0	Aktenzeichen: P 19 62 725.9
8		Anneldetag: 15. Dezember 1969
<u>@</u>		Offenlegungstag: 11. November 1971
9	Ausstellungspriorität:	
60	Unionspriorität	
99 99 99	Datum:	40000
8	Land:	
3	Aktenzeichen:	
9	Bezeichnung:	Binär kodierter, dekadisch einstellharer logarithmischer Teiler
®	Zusatz zu:	A.
®	Ausscheidung aus:	-
0	Anmelder:	Institut Dr. Friedrich Förster Prüfgerätebau, 7410 Reutlingen
	Vertreter gem. § 16 PatG:	
ത	Als Erfinder benannt.	Kalisch, Alfons, 7410 Routlingen

Benachrichtigung gemäß Art. 7 § 1 Abs. 2 Nr. 1 d. Ges. v. 4. 9. 1967 (BGBL I S. 968) Prüfungsantrag gemäß § 28 b PatG ist gestellt

Anmelder: Institut Dr. Förster 741 Reutlingen Grathwohlstr. 4

Binär kodierter, dekadisch einstellbarer logarithmischer Teiler.

Die Erfindung betrifft einen binär kodierten, dekädisch einstellbaren Teiler, d. h. einen Teiler, dessen Teilerstufen untereinander in einem logarithmischen Zusammenhang stehen, der in Dekaden logarithmischer Einheiten wie Dezibel (dB), Neper (Np) oder Phoneingestellt wird und bei dem die die Teilung bewirkenden Schaltelemente nach einem binären Code miteinander verknüpft sind.

Logarithmische Teiler kommen überall dort zum Einsatz, wo das Verhältnis zwischen größtem und kleinstem Ausgangswert des Teilers einen sehr hohen Zahlenwert einnimmt, so daß, etwa bei linearen dekadischen Teilern, eine zu hohe Anzahl von Dekaden erforderlich würde. Weiterhin werden logarithmische Teiler dort eingesetzt, wo ein physikalischer Zusammenhang logarithmischen Gesetzen folgt, wie etwa der Zusammenhang von Schalldruck und Lautstürke.

Die binäre Kodierung eines Teilers ermöglicht eine relativ einfache Programmierbarkeit, d. h. eine Einstellung des Teilers mit Hilfe einer begrenzten Anzahl von binären Signalen. Die Forderung nach einfacher Programmierbarkeit besitzt ständig zunehmende Bedeutung im Zusammenhang mit der fortschreitenden Automatisierung. Besonders vorteilhaft erweist sich die binäre Codierbarkeit eines Teilers für mehrkanalige Anwendungen, wo von einem Programmgeber, etwa einem Lochstreifen oder einem Einstellschalter, eine Anzahl von Teilern gleichzeitig gesteuert werden.

is sind binär kodierte, dekadisch einstellbare lineare Teiler bekannt, zu deren Aufbau pro Dekade 4 Schaltelemente benötigt werden.

Weiterhin sind logarithmische Teiler bekannt, in denen mit Hilfe eines Schalters feste Stufen in Abständen von z. B. I dB oder I Np gewählt werden können, während die Bruchteile von dB oder Np durch ein logarithmisches Potentiometer oder auch durch einen bzw. mehrere zusätzliche Schalter eingestellt werden können.

Derartige Teiler lassen sich jedoch nicht programmieren. Darüberhinaus können solche Teiler, die ein logarithmisches Potentiometer benutzen, normalerweise nur sehr geringe Genauigkeitsanforderungen befriedigen.

Die Erfindung macht sich zur Aufgabe, die Vorteile der binären bei derung auch auf logarithmische Teiler anzuwenden. Dabei soll auch nöchsten Genauigkeitsanforderungen nachgekommen werden. Weiterhin soll der Aufwand in vertretbaren Grenzen bleiben. Dazu sollen zunächst einmal die Verhältnisse bei binär kodierten linearen Teilern untersucht werden. Dabei soll die technische Lösung der obigen Aufgabe durch eine Analogiebetrachtung hergeleitet werden.

Bei einem linearen Teiler folgt das Verhältnis zwischen Ausgangs- und Eingangsspannung einer arithmetischen Reihe. Man erhält die Ausgangsspannungen für die einzelnen Teilerstufen, indem man die kleinster Teilerschritte, die hier als Grundeinheiten bezeichnet werden sollen, aufsummiert.

Ein binär kodierter, dekadisch einstellbarer linearer Teilerbesitzt normalerweise pro Dekade außer der Grundeinheit noch drei weitere Teilereinheiten mit von der Grundeinheit abweichender Wertigkeit Durch Aufsummieren der vier Teilereinheiten nach einem bestimmten Code lassen sich alle gewünschten Teilerschritte der Dekade bilden.

So haben z. B. bei Benutzung des 1242-Code die Teilereinheiten die Wertigkeiten 1, 2, 4 und 2. Durch Aufsummierung der Wertigkeiten von ein oder mehr Teilereinheiten lassen sich alle Werte zwischen 1 und 9 bilden.

Zum Aufbau einer Dekade braucht man also weiter nichts, als vier in Serie geschaltete Teilereinheiten mit einer dem verwendeten Code entsprechenden Mertigkeit, also z.B. vier Miderstände mit den Merten R, 2 R, 4 R und 2 R, die über Kontakte einzeln kurzeschlossen sind. Durch Uffmen von jeweils einem oder mehreren Kontakten läßt sich jeder beliebige Teilerschritt innerhalb der Dekade ausführen.

Sollen mehrere Dekaden benutzt werden, so sind sie zur Summenbildung in Serie zu schalten.

Ein solcher Teiler, bei dem sich die Ausgangsspannung proportional zum eingestellten Miderstand ändern soll, erfordert naturgemäß einen konstanten Strom. Dieser läßt sich auf zwei Weisen realisieren. Die erste ergibt sich durch Speisung des Teilers aus einer Konstantstromquelle mit definitionsgemäß unendlich großem Innenwiderstand, die zweite durch Serienschaltung von Komplementärdekaden zu den Teilerdekaden, wobei die Summe der Werte beider Dekaden stets konstant sein muß.

Bei einem logarithmischen Teiler folgt das Verkättnis zwischen Ausgangs- und Eingangsspannung einer geometrischen Reihe. Man erhält die Ausgangsspannung nicht durch Aufsummierung der Kleinsten Teilerschritte, sondern durch Multiplikation der Kleinsten Teilerfaktoren.

Für einen binär kodierten, dekadisch einstellbaren logarithmischen Teiler müssen also pro Dekade an die Stelle der vier unterschiedlichen Summanden vorgegebener Wertigkeit vier unterschiedliche Faktoren vorgegebener Wertigkeit treten.

Dies erreicht man, indem man die bisherigen in Serie geschalteten Teilereinheiten durch Teilerelemente ersetzt, deren Ausgang jeweils mit dem Eingang des nächstfolgenden Teilerelementes verbunden ist. Während für die Serienschaltung naturgemäß eine Speisung mit konstantem Strom erforderlich war, muß jetzt das erste der Teilerelemente mit konstanter Spannung eingespeist werden.

Erfindungsgemäß läßt sich also die gestellte Aufgabe lösen, indem man einen binär kodierten, dekadisch einstellbaren logarithmischen Teiler vorsieht, der dadurch gekennzeichnet isť.

daß er sich aus einer Anzahl von Teilerelementen zusammensetzt, deren Ausgänge jeweils mit dem Eingang des nächstfolgenden Teilerelementes verbunden sind, daβ jeweils mindestens vier Teilerelemente eine Dekade bildaß jedes Teilerelement zwei Schaltzustände einnehmen kann, die unterschiedliche Teilungsverhältnisse des Teilerelementes bewirken, daß jedes Teilerelement einen Signaleingang besitzt. daß ein binäres Signal an diesem Signaleingang den Schaltzustand und damit das Teilungsverhältnis des Teilerelemendaß innerhalb jeder Dekade durch eine entsprechende Codierung der Schaltzustände der Teilerelemente eine Folge von mindestens 9 Schaltstufen eingestellt werden kann, deren Teilerverhältnisse sich untereinander wie die Glieder einer geometrischen Reihe verhalten.

Für einen solchen Teiler ergeben sich zahlreiche Anwendungsgebiete, von denen nur einige genannt werden sollen: Empfindlichkeitseinsteller an Prüf- und Meßgeräten der zerstörungsfreien Werkstoffprüfung, der Fernmeldetechnik, der Elektroakustik, insbesondere solche, die mehrkanalig oder auch automatisch arbeiten.

Um die Erfindung besser verständlich zu machen, wird im folgenden an Hand von Fig. 1 bis 3 ein dB-Teiler dargestellt und rechnerisch erläutert.

Es zeigen im einzelnen

Fig. I das Blockschaltbild eines binär kodierten, dekadisch einstellbaren logarithmischen Teilers mit 2 Dekaden

Fig. 2 ein Teilerelement eines solchen Teilers

Fig. 3 einen Dekadenschalter zum Einstellen einer Teiler-

Teiler 1 nach Fig. 1 mit den Teilerelementen 2 bis 9 besitzt einen Analogeingang 10 und einen Analogausgang 11. Die Teilerelemente 2 bis 5 bilden die erste Dekade, die Teilerelemente

6 bis 9 die zweite Dekade des Teilers. Jedem Teilerelement ist einer der Signaleingänge 12 bis 19 zugeordnet.

In Fig. 2 ist die mögliche Realisierung eines der Teilerelemente 2 bis 9 dargestellt. Eingang 25 ist mit dem Ausgang des vorhergehenden Teilerelementes oder mit Eingang 10 des Teilers verbunden, Ausgang 26 ist mit dem Eingang des nächstfolgenden Teilerelementes oder mit dem Ausgang 11 des Teilers verbunden.

Rechenverstärker 27 sorgt für hinreichende Entkopplung von Eingang und Ausgang. Über Signaleingang 33 kann der Feldeffektransistor 32 geöffnet oder gesperrt werden.

Bei gesperrtem Transistor 32 bestimmt sich das Verhältnis von Ausgangs- zu Eingangsspannung U2 , hinreichend große πατ

Verstärkung des Rechenverstärkers 27 vorausgesetzt, aus dem Verhältnis des zwischen Ausgang 26 und dem invertierenden Eingang des Rechenverstärkers 27 liegenden Widerstand 31 zum Widerstand 29. Nehmen wir den Fall an, daß das Verhältnis U₂ im gesperrten Schaltzustand 1 sein soll, so

müssen die Widerstände 31 und 29 gleich groß dimensioniert werden.

Im geöffneten Schaltzustand liegt zwischen invertierendem Eingang 28 des Rechenverstärkers und dem Ausgang 26 die Parallelschaltung der Widerstände 30 und 31.

Das Spannungsverhältnis U_2 ergibt sich aus dem Verhältnis

des Widerstandes dieser Parallelschaltung zum Widerstand 29.

Wenn wir das Verhältnis U2 im gesperrten Schaltzustand als

Ko und im geöffneten Schaltzustand als Ko-ku bezeichnen, so bestimmt sich bei gegebenem Widerstand 31 Ko aus Widerstand 29 und Ku aus Widerstand 30.

In Fig. 3 ist noch einmal 1 Dekade des Teilers 1 von Fig. 1 mit einem Dekadenschalter 39 zur Einstellung dieser Dekade dargestellt.

Die vier Schaltelemente 35, 36, 37 und 38 des Dekadenschalters 39 sind mechanisch miteinander gekoppelt und können auf 10 verschiedene Stufen, in unserem Beispiel die Stufen 0 - 9 dB, eingestellt werden. Sie haben die Aufgabe für jede der 10 Stufen den Signaleingängen 12 bis 15 die dem Code entsprechenden binären Signale zuzuführen. Sie tun dies, indem sie den jeweiligen Signaleingang mit der Signalspannungsquelle U_S verbinden oder nicht verbinden.

Im vorliegenden Falle wurde der Code 1242 gewählt. Die Teilerelemente 2, 3, 4, 5 besitzen also jeweils die Mertigkeit 1, 2, 4 bzw. 2.

In der Stufe O dB erhält kein Signaleingang Verbindung mit der Signalspannungsquelle U_S. Anders ausgedrückt, die Signaleingänge erhalten das binäre Signal O.

In der Stufe 1 d8 liegt am Signaleingang 12 des Teilerelementes 2 die Signalspannung U_S, anders ausgedrückt, das binäre Signal L. Es ist also ein Teilerelement mit der Wertickeit 1 eingeschaltet.

In Stufe 2 dB ist Teilerelement 3 mit der Wertigkeit 2, in Stufe 3 dB Teilerelement 2 und 3 mit der Gesamtwertigkeit 3 eingeschaltet und so fort bis in Stufe 9 dB, wo alle Teilerelemente mit der Gesamtwertigkeit 9 eingeschaltet sind.

Im folgenden soll angegeben werden, welche Teilungen im Fall des dB-Teilers den einzelnen Wertigkeiten entsprechen.

Allgemein gilt für eine Teilung

1)
$$\frac{Unn}{Ue} = Kn$$

mit Eingangsspannung Ue, Ausgangsspannung Jan und Teilerfaktor Kn. Sollen sich Teilerverhältnisse untereinander, wie die Glieder einer geometrischen Reihe verhalten, so muß gelten

2)
$$Ku = Kn \cdot Kx^{-n} \quad (n = 0.1.2.3...)$$

mit Ko als festem Teiler- oder Verstärkungsfaktor, der auch 1 sein kann. Kx ist darin der kleinste mögliche Teilungsschritt für ganzzahlige n, denn nach Gleichung 1 und 2 gilt:

3)
$$\frac{\text{Un } (n+1)}{\text{Unn}} = \frac{K \times^{-(n+1)}}{K \times^{-1}}$$

Definitionsgemäß entspricht dem in dB ausgedrückten Verhältnis zweier Spannungen der 20fache Zahlenwert des Locarithmus des Quotienten der beiden Spannungen.

5)
$$V (in d8) = 20 Lg \frac{Un}{Ue}$$

Der kleinste mögliche Teilerschritt für ganzzahlige n, bei einer Dekade von $\phi=9$ dB also 1 dB, ergibt sich aus dem Verhältnis de Spannungen Ua (n + 1) zu Jan.

7)
$$-\frac{1}{28} = L_2 \frac{U_2 (n+1)}{U_{20}}$$

8)
$$\frac{\text{Ua (ii+1)}}{\text{Uan}} = 10^{-1/20} = \frac{1}{20/10}$$

Hir arhalten aus Gleichung 4 und 8 den kleinsten möglichen Teilerschritt für panzzahlige n.

Aus Gleichung Z und 9 lassen sich jetzt leicht die Teilerfaktoren Kn für die verschiedenen Zahlenwerte von n errechnen. n kann dabei alcht nur ganzzahlige Werte, sondern auch dekadische Bruchteile wie etwa 0.1; 0.2; 0.3 oder 0,01; 0,02 usw. einnehmen.

Für die Tailerelemente 2, 3, 4 und 5 ergeben sich somit die Tailerfaktoren Kl, K2, K4 und K2, Für die Teilerelemente 6, 7, 8 und 9 ergeben sich die Teilerfaktoren K19, K20, K40 und K2C, falls bei dieser Dekade als kleinster Teilerschritt ein solcher von 10 dB vorgesehen ist.

Es sollen beispielsweise - 35 dB mit einem Teiler l nach Fig. I eingestellt werden. Dazu muß an den Signaleingängen 12, 14, 16 und 17 das binBre Signal L liegen. Es ergibt sich nach Gleichung 3 eins Weilung:

10)
$$\frac{u_{9.25}}{u_{80}} = (\frac{20}{10}\sqrt{10})^{-1} \cdot (\frac{20}{10}\sqrt{10})^{-4} \cdot (\frac{20}{10}\sqrt{10})^{-10} \cdot (\frac{20}{10}\sqrt{10})^{-20} - (\frac{20}{10}\sqrt{10})^{-36}$$

oder in dB

20 Lg
$$(\frac{20}{10})^{-35} = -35 \text{ dB}$$

Erfindungsgemäß kann die für Teiler 1 im Beispiel benutzte Einheit dB durch jede andere logarithmische Einheit ersetzt werden.

Selbstverständlich muß auch die Entkopplung von Eingangsund Ausgangsspannung eines Teilerelementes nicht durch einen Rechenverstärker erfolgen, sondern kann in jeder anderen gewünschten Weise vorgenommen werden. So kann in ganz einfachen Fällen mit geringen Genauigkeitsforderungen schon eine hinreichende Rückwirkungsfreiheit des Ausganges dadurch erzielt werden, daß der nächstfolgende angeschlossene Eingang hochohmig gegenüber dem Ausgang ist.

Weiterhin ist für die Erfindung ohne Belang, wie die Umschaltung der Teilerfaktoren erfolgt. Sie kann unter anderem mit Hilfe von Halbleitern, etwa Feldeffektransistoren, oder von mechanischen Schaltern, etwa Reedkontakten, erfolgen. Binär kodierter, dekadisch einstellbarer logarithmischer Teiler, dadurch gekennzeichnet,

daß er sich aus einer Anzahl von Teilerelementen zusammensetzt, deren Ausgänge jeweils mit dem Eingang des nächstfolgenden Teilerelementes verbunden sind.

daß jeweils mindestens vier Teilerelemente eine Dekade bilden.

daß jedes Teilerelement zwei Schaltzustände einnehmen kann, die unterschiedliche Teilungsverhältnisse des Teilerelementes bewirken.

daß jedes Teilerelement einen Signaleingang besitzt.

daß ein binäres Signal an diesem Signaleingang den Schaltzustand und damit das Teilungsverhältnis des Teilerelementes bestimmt,

daß innerhalb jeder Dekade durch eine entsprechende Codierung der Schaltzustände der Teilerelemente eine Folge von mindestens 9 Schaltstuffen eingestellt werden kann, deren Teilerverhältnisse sich untereinander wie die Glieder einer geometrischen Reihe verhalten.

2) Teiler nach Anspruch 1, dadurch gekennzeichnet,

daß die binären Signale zum Bestimmen des Teilungsverhältnisses der Teilerelemente von einem beliebigen Programmgeber geliefert werden.

3) Teiler nach Anspruch 1, dadurch gekennzeichnet,

daß die binären Signale zum Bestimmen des Teilungsverhältnisses der Teilerelemente für jede Dekade von einem Dekadenschalter gellefert werden.

4) Teiler nach Anspruch 3, dadurch gekennzeichnet,

daß ein solcher Dekadenschalter mindestens 4 Ausgänge besitzt, die mit den Signaleingängen der Teilerelemente der Jeweiligen Dekade verbunden sind und dort das je nach Code erforderliche binäre Signal zum Einstellen des Teilungsverhältnisses abgeben.

Í

 Teiler nach Anspruch 1, 2, 3 oder 4, dadurch gekennzeichnet,

daß Mittel in den einzelnen Teilerelementen vorgesehen sind, die den Ausgang dieses Teilerelementes wirksam von seinem Eingang entkoppeln.

6) Teiler nach Anspruch 5, dadurch gekennzeichnet,

daß zur wirksamen Entkopplung von Ausgang und Eingang eines Teilerelementes ein Rechenverstärker vorgesehen ist, dessen Rückkopplungsbeschaltung für das Teilungsverhältnis des Teilerelementes maßgebend ist.

 Teiler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet.

daß zum Umschalten des Teilungsverhältnisses eines Teilerelementes ein Halbleiter, etwa ein Feldeffekttransistor, benutzt wird.

B) Teiler nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet,

daß zum Umschalten des Feilungsverhältnisses eines Fellerelementes ein mechanischer Schalter, etwa ein Reedkontakt, benutzt wird.

Fig. 1




Fig 3

